内容简介
蔡觉平、何小川、李逍楠编著的《Verilog HDL数字集成电路设计原理与应用》系统地对Vefilog HDL语法和程序设计进行了介绍,明确了数字可综合逻辑设计和测试仿真程序设计在VetilogHDL语言中的不同,通过对典型的组合逻辑电路、时序逻辑电路和测试程序的设计举例,较为完整地说明了VefilogHDL语言在数字集成电路中的使用方法。
全书共8章,主要内容包括硬件描述语言和Venlog HDL概述,Vefilog HDL的基本语法,Vetilog HDL程序设计语句和描述方式,Venlog HDL对组合逻辑和时序逻辑的设计和举例,Vedlog HDL集成电路测试程序和测试方法,较为复杂的数字电路和系统的设计举例,数字集成电路中Vefilog HDL的EDA工具和使用,以及对Venlog&n......